Arrow Lake酷睿 Ultra 200S處理器細節曝光:英特爾貢獻22nm基板
5 月 6 日消息,芯片行業分析師 Andreas Schilling 昨天放出了一組關于英特爾 Arrow Lake 處理器的晶圓透視圖,揭示了酷睿 Ultra 200S處理器各模塊及的 Tile 內部核心的完整布局。
如圖所示,作為英特爾首款完全依賴臺積電制造工藝(除基板外)的高性能桌面處理器,Arrow Lake 采用了復雜的 Chiplet 多芯片封裝技術。
IT之家匯總核心模塊配置:
Compute Tile 計算模塊:臺積電 N3B 制程,面積 117.241 平方毫米I/O Tile 輸入輸出模塊:臺積電 N6 制程,面積 24.475 平方毫米SoC Tile 系統單元模塊:臺積電 N6 制程,面積 86.648 平方毫米GPU Tile 核顯模塊:集成 4 個 Xe 核心及 Arc Alchemist 渲染單元
所有模塊之下的基板(Base Tile 中介層)基于英特爾自家 22nm FinFET工藝制造,面積 302.994 平方毫米。這意味著,Arrow Lake 是英特爾首個除基板外完全由競爭對手制造的產品。
從圖中可以看到,其 8 個性能核(P-core)分布在芯片邊緣與中心區域,16 個能效核(E-core)以四集群形式穿插其間,掛在中央的 Ring Agent 環形總線上,旨在降低熱密度。
每個 P 核均配置了 3MB 的 L3 高速緩存(總共 36MB),而每個 E 核集群配備 3MB 的 L2 緩存,其中 1.5MB 由兩個核心直接共享,通過互連網絡將兩個 L2 緩存集群(及其關聯的核心)橋接在一起。
英特爾此次對 Arrow Lake 緩存進行最大的一項升級就是首次將 E 核集群接入 P 核共享的 L3 緩存,從而有效地為 E 核提供了 L3 緩存。
功能模塊分解:
I/O 模塊:集成雷電 4 控制器 / 顯示 PHY、PCIe Express 緩沖器 / PHY 和 TBT4 PHYSoC 模塊:包含顯示引擎、 媒體 引擎、更多 PCIe PHY、緩沖器和 DDR5 內存控制器GPU 模塊:包含四個 Xe GPU 內核和一個 Xe LPG(Arc Alchemist)渲染處理單元
Arrow Lake 是英特爾迄今為止最復雜的架構之一,也是該公司首次將 Chiplet 芯粒設計引入臺式機桌面市場。
盡管采用全新設計,但 Arrow Lake 系列酷睿 Ultra 200S 桌面處理器并未達到用戶預期,甚至在 游戲 性能測試中落后14 代酷睿處理器(如 i9-14900K),主要瓶頸可能源于其模塊間延遲問題,目前英特爾正試圖通過固件更新解決這一問題。
【來源: IT之家 】